Hace unas semanas, escribimos sobre cómo el NuLink PHY de Eliyan podría hacer desaparecer los intersticios de silicio e integrar todo en un único y elegante paquete. Cómo, básicamente, el zócalo podría convertirse en la placa base.
En reciente 30º Simposio Anual de Tecnología de América del Norte, la Compañía de Manufactura de Semiconductores de Taiwán (TSMC) reveló planes para construir una versión de su tecnología de empaque chip-on-wafer-on-substrate (CoWoS) que podría llevar a los system-in-packages (SiPs) a más del doble del tamaño de los actuales más grandes.
“Con System-on-Wafer, TSMC está proporcionando una nueva opción revolucionaria para permitir una gran variedad de dados en una oblea de 300 mm, ofreciendo más potencia informática mientras ocupa mucho menos espacio en el centro de datos y aumentando el rendimiento por vatio en órdenes de magnitud”, dijo la compañía.
La primera oferta SoW de TSMC, una oblea solo de lógica basada en la tecnología Integrated Fan-Out (InFO), ya está en producción.
Se espera que una versión de chip-on-wafer que utilice tecnología CoWoS llegue en 2027, y permitirá la “integración de SoIC, HBM y otros componentes para crear un sistema de obleas poderoso con potencia informática comparable a un armario de servidor de centro de datos, o incluso un servidor entero”.
Informe sobre la novedad, Tom’s Hardware se expande sobre esto diciendo: “Uno de los diseños que TSMC visualiza depende de cuatro SoIC apilados emparejados con 12 pilas de memoria HBM4 y dados de E/S adicionales. Un gigante así seguramente consumirá una enorme cantidad de energía -estamos hablando de miles de vatios aquí y necesitará una tecnología de enfriamiento muy sofisticada. TSMC también espera que tales soluciones usen un sustrato de 120×120 mm.”
Sin embargo, la ambiciosa búsqueda de TSMC por crear chips gigantescos es opacada por el nuevo Wafer Scale Engine 3 (WSE-3) de Cerebras Systems, llamado el “chip de IA más rápido del mundo”. El WSE-3 cuenta con cuatro billones de transistores y es dos veces más potente que su predecesor, el WSE-2, manteniendo el mismo consumo de energía y precio. Este nuevo chip creado en un proceso TSMC de 5 nm, proporciona un asombroso rendimiento pico de IA de 125 petaflops, lo que equivale a 62 GPUs Nvidia H100.
Regístrese para recibir el boletín de TechRadar Pro para obtener todas las noticias, opiniones, características y orientación que su empresa necesita para tener éxito!